Промышленные АСУ и контроллеры Аннотация к статье << Назад Аналитический метод оценки эффективности одного способа повышения сбоеустойчивости микропроцессорных систем Ю.С. Акинина, Ю.Ю. Громов, В.К. Зольников, А.Ю. Кулай, С.В. Тюрин, М.А. Худяков Предлагается аналитический метод оценки потенциальной сбоеустойчивости микропроцессорных систем, базирующихся на сторожевом механизме на основе теговой памяти программ, специально формируемого микропроцессором признака «чтение кода команды» и организации дополнительного интерфейса типа «рукопожатие» между микропроцессором и программной памятью. Предложенный аналитический метод оценки эффективности без ограничений применим к микропроцессорам с CISC-архитектурой и многобайтным форматом команд любой кратности. В частности показано, что данный сторожевой механизм потенциально позволяет обнаруживать до 80 % ошибок потока управления и однократных или многократных нечетных ошибок чтения программной памяти для микропроцессоров с трехбайтным форматом команд. Ключевые слова: сбоеустойчивость; микропроцессорная система; ошибки потока управления; CISC-архитектура; многобайтный формат команд. Контактная информация: E-mail: julakinn@mail.ru Стр. 41-48.