Промышленные АСУ и контроллеры Аннотация к статье << Назад Синтез и программирование аппаратного ускорителя на основе ПЛИС в САПР Xilinx Я.А. Дивакова ПЛИС являются частью аппаратного метода ускорения работы разрабатываемых алгоритмов шифрования. Наиболее востребованными являются ПЛИС с архитектурой FPGA. Эти схемы пользуются спросом ввид у их быстродействия и возможности перепрограммирования алгоритма шифрования. В статье рассмотрены все этапы проектирования арифметико-логического устройства: реализация на основе минимальной ДНФ, реализация на логических генераторах, разработан алгоритм шифрования на языке описания Verilog, реализована общая структура ПЛИС и выполнено тестирование спроектированного арифметико-логического устройства, реализованного в объеме ПЛИС Spartan-3E. Решена задача неограниченного перепрограммирования устройства с помощью языка описания Verilog. Исследованы возможности разработки программно-аппаратных систем в САПР Xilinx. Ключевые слова: арифметико-логическое устройство; программируемая логическая интегральная схема; система автоматизированного проектирования; кристалл; язык описания. DOI: 10.25791/asu.12.2020.1242 Стр. 27-31.